# METHOD AND APPARATUS FOR LINKING ELECTRODE OF SEMICONDUCTOR CHIP TO PACKAGE LEAD AND ELECTRONIC PACKAGE

Patent number:

JP61251047

**Publication date:** 

1986-11-08

Inventor:

KARURO KONETSUTEI DE MARUTEIIS

Applicant:

SGS MICROELETTRONICA SPA

Classification:

- international:

H01L21/50; H01L23/057; H01L23/485; H01L21/02;

H01L23/02; H01L23/48; (IPC1-7): H01L21/60

- european:

H01L21/50; H01L23/057; H01L23/485A

Application number: JP19860097803 19860426 Priority number(s): IT19850020504 19850426 Also published as:

NL8601073 (A)
GB2174543 (A)
FR2581247 (A1

FR2581247 (A1) DE3614087 (A1)


NL193513C (C)


more >>

Report a data error here

Abstract not available for JP61251047 Abstract of corresponding document: **GB2174543** 

In a package (20) containing a semiconductor or an integrated circuit chip (10), an insulating layer (12) is deposited on the chip (10), and a group of electrodes (13) are deposited on the insulating layer (12). The group of electrodes (13) are generally larger than the internal electrodes (11) of the chip (10) and are coupled to selected ones of the internal electrodes (11). The larger electrodes (13) permit the conducting leads (21) of the package (20) to project into the interior of the package (20) and be applied directly to the smaller electrodes (11) when the package (20) is assembled. The electrodes (13) and the package leads (21) are wetted with an appropriate preferably solder type alloy (22) to permit convenient electrical coupling. The electrodes and the package leads are properly shaped, to make the assembly process not dependent on the area.





Data supplied from the esp@cenet database - Worldwide

① 特許出願公開

#### ⑫ 公 開 特 許 公 報 (A) 昭61-251047

@Int\_Cl.4 H 01 L 21/60

庁内整理番号 識別記号

❸公開 昭和61年(1986)11月8日

6732 - 5F

審査請求 未請求 発明の数 4 (全6頁)

半導体チップの電極をパッケージリードに結合する方法および装置 49発明の名称

並びに電子パツケージ

②特 願 昭61-97803

願 昭61(1986)4月26日 29出

到1985年4月26日
日マリア(IT)
到20504A/85 優先権主張

ィタリア共和国 20149 ミラノ、ヴィアレ・ランゾーニ ⑫発 明者 カルロ・コネツテイ・

> デ・マルテイース 3

イタリア共和国 95121 カターニア、ストラダーレ・プ の出 願 人 エツセジーエツセ ミ

> リモソーレ、50 クロエレツトロニカソ

チェタ ペル アノニ

外2名 弁理士 小川 信一 70代 理 人

## 明細書

### 1. 発明の名称

半導体チップの電極をパッケージリードに結 合する方法および装置並びに電子パッケージ

# 2. 特許請求の範囲

1. 半導体チップの電極を該チップを含むパ ッケージのリードに結合する方法であって、チ ップ (10) の予選択された電極 (11) に電気的 に結合された大きい電極 (13) を絶縁層 (12) に溶着する工程であって、前配絶縁層(12)が、 絶縁層(12)を通って、前記パッケージリード (21) に直接接触している前記大きい電極(13) と接触するように延長する電極 (11) の部分を 別にして、前記集積回路チップ電極(11)の上 に位置ぎめされ、それを保護するように行う溶 着工程と、前記パッケージリード (21) および 前記大きいリード(13)の少なくとも1つを比 較的低温で溶ける合金 (22) でコーティングす る工程と、前記合金 (22) を加熱して、それを 流れさせ、潤滑させかつ前記大きい電極 (13)

を前記パッケージ (20) に結合させることによ って、前記パッケージリード(21)を前記大き い電極 (13) に電気的、機械的に結合する工程 とから成ることを特徴とする結合方法。

2. 前記コーティングする工程は、前記パッ ケージリード (21) と前記大きい電極 (13) の 両方を前記合金(22)でコーティングする工程 から成ることを特徴とする特許請求の範囲第1 項記載の結合方法。

3. チップ (10) の半導体領域に接触する第 1組の電極(11)を有する集積回路チップ(10) であり、核チップ (10) は、第1セットの電極 (11) から前記絶縁層 (12) を通って第2組の より大きい電極 (13) と接触するよう延長する 電極部分を別にして、前記集積回路チップ(10) を覆っている絶縁体(12)に位置ぎめされた第 2組のより大きい電極 (13) を有しているよう な集積回路チップ (10) と、伝導リード (21) を取付けられたパッケージ(20)と、前配伝導 リード (21) を前記第2組の電極 (13) に電気

的、機械的に接続するはんだ付け手段(22)と を傭えていることを特徴とする電子パッケージ。

- 4. 前記はんだ付け手段 (22) は鉛/錫はんだ付けであることを特徴とする特許請求の範囲第3項記載の電子パッケージ。
- 5.集積回路チップを電気回路に結合するる であって、前記電気のにはに結合する。 部分を有する伝導手段(21)と、前記伝導手段 (21)と前記集積回路チップ(10)を支持する パッケージ手段(20)であって、前記集積回路チップ(10)の 電気があって、前記集積である。 チッケージ手段(20)であって、前記集積である。 のの で気が、前記にはなりであるが、 で気が、がかった。 では、前記は張電極手段(21)に電気が でれる場合、前記は張電極手段(13)に電気が される場合、前記は張電極のの前記に導手段(20)に される場合、前記は張電極のの前記に導手段(21) であるようない。 であるようない。 であるようない。 であるようない。 であるようない。 であるようない。 では、現電を行け、 では、 の前に、機械的に結合する はんだ付け手段(22) とを備えていることを特徴とする になることを特徴とする になるようなに のの 気が、 ののに になることを特徴とする に結合する になることを を確えていることを になることを をである。

6. 前記集積回路チップ (10) は、前記バッケージ手段 (20) に結合されている基板部材 (15) に結合されていることを特徴とする特許請求の範囲第5項記載の結合装置。

7. 前記伝導手段 (21) はリードフレームであり、そして前記拡張電極手段 (13) は前記リードフレームに取付けられていることを特徴とする特許請求の範囲第5項記載の結合装置。

- 8. 前記リードフレームのリード (21) は前記パッケージ手段 (20) の内側に延長していることを特徴とする特許請求の範囲第7項記載の結合装置。
- 9. 前配伝導手段 (21) の前記他の部分は曲 り端部分を有し、そして前記曲り端部分の端部 分は前記拡張電極手段 (13) と機械的、電気的 に接触していることを特徴とする特許論求の範 囲第5項記載の結合装置。
- 10. 半導体チップをリードフレーム部分に電気的に結合する方法であって、半導体チップ (10) に拡張電極 (13) を形成する工程と、前

記リードフレーム部分(21)に曲り端を形成する工程と、前記半導体チップ(10)を前記リードフレーム部分(21)を含むパッケージ(20)に、前記リードフレーム部分(21)の前記曲り端と前記拡張電極(13)が接触するよう位置ぎめする工程とから成ることを特徴とする電気的結合方法。

# 3. 発明の詳細な説明

本発明は一般には半導体装置の実装に関し、より詳細には、半導体装置すなわち集積回路を、該半導体装置すなわち集積回路を有するパッケージから延びるリードに都合よく結合することのできる集積回路のような半導体装置の実装に関するものである。

半導体チップに組立られた離散型式あるいは 集積回路の半導体装置は、より複雑になり、か つ、成分密度の増加を達成して来たので、集積 回路が組立てられているチップを、集積回路成 分を利用する回路に結合することはより困難に なって来た。集積回路チップと電子回路との間

にインタフェースを発生させる典型的メカニズ ムは、先ず集積回路チップをパッケージに位置 ぎめし、次いでチップの選択された部分間の細 い導線をパッケージの選択された部分に結合す ることである。パッケージはそこから延長する リードを有しており、それは、例えばプリント 配線板を利用して、電子回路あるいは装置に結 合するのに適している。例えば、パッケージ (リードによって)は、プリント配線板の孔を 介してあるいは電気回路のソケットに、挿入す ることができる。しかし、集積回路チップから パッケージリードへの電気的結合は、通常、細 密な導線により達成されて来ている。これらの 細密導線はもろく、かつ、半導体チップの伝導 領域とパッケージのリード間を付着させること は比較的困難であるとされて来ている。その上、 種々の装置すなわちチップの半導体領域へ電気 的に接触するためのパッドを有するチップの上 表面は、チップの大きさが、必要に応じて増減 する場合に特に重要とされる、各種のリードフ

レームパッケージ寸法と容易に接触できるため の、十分な可撓性を備えていない。

従って、パッケージの導電リードを直接に半 導体装置すなわち集積回路チップに、より確実 に、かつ、信頼できるように結合し、よって強 固な電気的結合を生じ、電気的相互接続を達成 しやすくする技術が必要とされる。

従って本発明の目的は、半導体装置すなわち 集積回路を実装する改良技術ならびに方法を提 供することである。

本発明の別の目的は、集積回路チップの電極 と実装素子の伝導リードの間で改良された結合 を可能にすることである。

本発明のより特定目的は、チップの拡張パッド領域とリードフレームパッケージの曲り適リード部分との組合せを利用して、リードフレームのリードとチップの拡張パッド領域との間でより信頼できる電気接触をさせる、改良されたパッケージと方法を提供することである。

本発明のなお別の目的は、チップの拡張バッ

ージの伝導リードが機械的に接触するように構成される。パッケージリードと大きい電極は、 良好なことに、適切な湿潤性すなわちはんだ付けタイプの化合物で被覆されて、これらの素子 と電極を都合よく電気的かつ、機械的に結合する。

 ド領域とリードフレームパッケージの曲り端リード部分とを組合せ、種々の大きさのチップが同じパッケージで利用できるようにすることによって、パッケージの価格を低減することである。

本発明の別の特定目的は、バッケージリード を集積回路チップに直接適用する手続きを提供 することである。

本発明のなお別の特定目的は、伝導リードと電極が容易に電気的相互接続のできる材料で被覆され得る場合、パッケージの伝導リードと集積回路チップの電極との間で、直接接触を行なうことである。

集積回路チップに絶縁体の層を具備し、そして1組の比較的大きい電極を該絶縁体の層の上に溶着することによって、前述のおよび他の目的は、本発明に従って達成される。より大きい電極は集積回路電極に結合されており、そしてより大きい電極は、パッケージ素子が組立てられる場合に、集積回路チップを支持するパッケ

的に結合される。

本発明の別の実施例によれば、電子バッケージは、チップの半導体領域に接触する第1組の電極を有する集積回路を備える、会計では、のでは、第1組の電極と接触するよう延長するでは、第1組の電極と接触するよう延長するでは、第1に位置ぎめされている。パッケージは伝導リードを第2組の電極に電気的、機械的に接続するはんだ付け手段が設けられている。

本発明のなお別の実施例によれば、集積回路チップを電気回路に結合する装置は、電気回路に結合する伝導手段と、該伝導手段と集積回路チップを支持するパッケージ手段を備える、と述べられている。集積回路チップは集積回路チップに電気的に接触できる拡張電極手段を与える拡張電極手段を有する。伝導手段は、拡張電極手段に電気的、機械的に

接触を行なう他の部分を有する。伝導手段の他 の部分を拡張電極に電気的、機械的に結合する はんだ付け手段が備えられている。

本発明のなお別の実施例によれば、半導体チップをリードフレーム部分に電気的に結合する方法が開示されている。該方法には、半導体チップに拡張電極を形成する工程と、リードフレーム部分に曲り端を形成する工程、および半導体チップをリードフレーム部分を有するパッケージに、リードフレーム部分の曲り端と拡張電極が接触するよう、位置ぎめする工程とから成る。

本発明のこれらのおよび他の特徴は、図面に 従い以下の説明を読むことにより理解されるで あろう。

第1図には、本発明による半導体というよりはむしろ集積回路チップ10が示されている。集積回路それ自体がチップ10に形成されている。 第1レベルの電極すなわち金属被覆(メモリゼーション)11は、集積回路の種々の半導体領域

に電気的に接続するために利用される複数の道 体を有する。第1レベルの金属被覆の導体すな わち電極11の幾つかは、リードフレーム型式の パッケージすなわちフレームアセンブリの導線 への電気的結合を必要とする。第1レベルの電 極11の導体の被覆は、二酸化けい素あるいはい ずれの適切な溶着絶縁体のような絶縁コーティ ング12となっている。次に第2レベルの金属被 膜13が絶縁コーティング12に溶着されかつ、パ ターン化される。第2レベルの金属被膜13は1 組の拡張電極を含み、さらに絶縁コーティング 12を通過する区域すなわち部分14を介して、第 1 レベルの金属被覆における集積回路の選択さ れたすなわち所定の電極11に電気的に結合され る。該拡張電極組によってリードフレームリー ドへの接触を容易にし、さらに、チップの大き さが増減したとしても、リードフレームリード が拡張電極すなわちパッドに接触できるように している(リードフレームのリードと拡張パッ ドの間における接触領域だけが、チップの変化

寸法と共に変るのであり、電気的接触は拡張パッドのために達成されたままとなっているからである)。半導体チップ10の互いに異なる半導体領域(N形あるいはP形)は図示されてはいないが、電極11によって接触する。

次に第2図では、集積回路を有するチップ10の上面図が示される。8つのピンの各々に対して1つのセクタとして良好に形成された第2レレベルの金属被履の拡張電極13および下に位置する絶縁コーティング12が見られる。半導体チップ10は、タブすなわち基板部分15上に位置ぎめされているように示される。

次に第3図では、パッケージアセンブリにおける基板部分15とチップ10の相対的位置ぎめが、本発明による相互接続技法を明らかにするためにその部分を描出すことにより示される。パッケージの壁20は、それを通り抜ける導電リードすなわちリードフレーム部分21を有する。チップ/基板アセンブリがパッケージに位置ぎめされる場合、パッケージの内側で、該リードは曲

げられ、すなわち曲り端部分によって形成されて、第2レベルの金属被覆の拡張電極13と接触する。さらに、第2レベルの金属被覆の拡張電極13およびパッケージに関連するリード21は、両方とも、好ましいことに、そこに付着したあるいはその上を被覆する鉛/錫の化合物すなわち合金のコーティングすなわち層22を有する。

第4図には、完成した装置の一部切断した斜辺が示されている。チップアセンで置かれる場合、フレーム20に取付けられ、第2レーム20に取付けられ、第2レーム3には曲り端部分を有理的に接触する。良好内にチップ10を位置ぎめする前にがかった。 を展せていてがいる。ケージ内にチップ10を位置ぎめずる前にがかったの上であれば、リード21の曲り端部のにがかったのが、が、変されてきる。そのとができる。そこに対し、チップ10をその上に置き、そこにうまりは、チップ10をその上に置き、そこにがある。 定することもできる。

集積回路パッケージは、例えば回路板のソケ ットにおけるように、それを利用しようとする 回路の伝導領域に取付けるための耐え得る耐久 力のあるリードを持たなければならない。代表 的をアセンブリでは、集積回路チップは、第1 レベルの金属被覆に位置ぎめされ電極に電気的 に結合された、およびパッケージの導電リード に電気的に結合されたワイヤを有する。集積回 路チップに取付けられた従来技術タイプのワイ ヤは、通常、もろく、かつ、取付けにくい。本 発明は、この電気的結合問題を、第1レベルの 金属被覆に位置ぎめされたチップの導体/電極 より広い区域を有する導体/電極を含む第2レ ベルの金属被覆に形成された拡張電極を利用す ることによって、解決する。パッケージのリー ドは、第2レベルの金属被覆の拡張導体/電極 と直接物理的、電気的に接触して位置ぎめされ る。これらの拡張電極の大きさのために、異な る大きさのチップが同じパッケージで利用でき、

そして典型的な従来技術によるアセンブリの小 さいワイヤリードの電気的結合から生ずるもろ い接続問題が回避される。さらに、第2レベル の金属被覆の電極ならびにフレーム内部のフレ - ムリードは、各々の表面に、鉛/錫 (例えば 90%鉛/10%鍋あるいは95%鉛/5%鍋のよう な) 化合物すなわち合金のコーティングを有す る。導体/電極およびフレームリードが接触す る場合、微量の熱が加えられ(例えば、パッケ ージを炉に入れ、核炉の内部を、はんだ付けコ ーティングの液化を達成するに足る温度にまで 加熱することによって)はんだの流れを生じ、 そしてはんだの冷却および接触領域(拡張電極 13を有するリード21の曲り端部分)の湿潤の後、 それに続く良好な電気的接触、ならびに強力な 機械的結合を生ずる。

このようにして、効果的でしかも構造上頑強な、半導体すなわち集積回路チップをパッケージのリードに結合する方法が達成され得る。その結果、半導体すなわち集積回路チップと外部

の電気回路との間で、電気的に信頼できるインタフェースを行う性能上の改良例となっている。前述の説明は好ましい実施例の動作を例定しようと意図するものではない。発明の範囲を限立しようと意図するものではない。発明の範囲は冒頭の特許請求の範囲によってのみ限定されるべきである。上記の説明から、本発明の精神および範囲に含まれる多くの変化例が、当業者にとって明白になるであろう。

# 4. 図面の簡単な説明

第1図は半導体すなわち集積回路チャブを カブリの断面図、第2図は、好ましくは該分を が取付けられている基板部分を が第1図のチャブアセンブリグ基板構成のの は第2図のチャブアセンブリだ取付られる。 分およびチャブアセンブリに取付けられる。 カードフレーム構成の一部分の断構成を示する サードフレーム表表びチャブアセンブ リ/基板構成の斜視図である。

10…半導体チップ、11…電極、12…絶縁層、 13…大きい電極、20…パッケージ、21…パッケ ージリード、22…合金コーティング。

代理人 弁理士 小川信一 弁理士 野口賢照 弁理士 寄下和 彦

# 特開昭61-251047 (6)

